雷达信号处理芯片技术洪一,陈伯孝等著,王小谟,左群声【放心选购】

ISBN：9787118115284
作者：洪一,陈伯孝等著,王小谟,左群声
包装：平装
版次：1
出版社：国防工业出版社
出版时间：2017-12-01

手机扫码免费下载

纠错留言

#电子书截图

#电子书简介

图书基本信息
图书名称	雷达信号处理芯片技术	作者	洪一,陈伯孝等著,王小谟,左群声
定价	136.00元	出版社	国防工业出版社
ISBN	9787118115284	出版日期	2017-12-01
字数	622000	页码	524
版次	1	装帧	平装
开本	16开	商品重量	0.4Kg

内容简介

高效软件实现信号处理算法是现代数字阵列雷达发展的基本趋势，实现这个目标的技术基础是拥有一个高效能、高性能的高速数字信号处理器（DSP）。《雷达信号处理芯片技术/雷达与探测前沿技术丛书》系统介绍“魂芯一号”高性能通用浮点数字信号处理器（BWDSP100）芯片结构及其特点、存储器与寄存器、I/O资源及外设、指令系统、软件编程、集成开发环境、硬件设计等内容，给出一些常用数字信号处理和雷达信号处理函数库，并通过实际系统设计案例，介绍“魂芯一号”数字信号处理器的设计过程和解决方法。内容新颖，系统性强，理论联系实际，突出工程实现和应用。
《雷达信号处理芯片技术/雷达与探测前沿技术丛书》的读者对象是各领域从事信号处理的科研和工程技术人员；《雷达信号处理芯片技术/雷达与探测前沿技术丛书》也可以作为高等学校电子工程相关专业研究生和高年级本科生的参考用书。

作者简介

洪一，安徽铜陵人。1984年获安徽大学无线电系学士学位，1987年毕业于西南电子技术信息处理专业，同年获成都电讯工程学院硕士学位。1987年进入西南雷达技术并随之同步转到华东电子工程工作至今，从事雷达信号处理研究及工程实现20年，2007年转为从事集成电路设计工作。为我国数字化气象雷达装备和脉冲多普勒气象雷达装备信号处理系统、数字波束形成用于实际雷达装备的开拓者。主持了我国从指令集、体系结构、物理实现、软/硬件开发环境等均自主的高端浮点数字信号处理器——“魂芯一号”的研制。现为中国电子科技集团公司第三十八集团首席科学家。安徽大学、合肥工业大学和中国科技大学博士生导师。安徽省首届青年科技奖、全国五一劳动奖章等获得者。获国家科技进步奖一等奖、三等奖各一项，省部级奖十多项。享受“国务院特殊津贴”，是安徽省“115”产业创新团队带头人。

陈伯孝，1966年生于安徽宿松。1987年毕业于华东冶金学院（现安徽工业大学）并留校工作至1991年8月、1994年、1997年分别获西安电子科技大学硕士学位和博士学位。自2003年至今任西安电子科技大学教授、博士生导师，2006年入选教育部新世纪人才支持计划。一直从事新雷达系统、雷达信号处理、阵列信号处理、末制导雷达与目标跟踪等方面的应用基础与工程实现的研究工作。发表学术论文200余篇（其中SCI、EI收录1 50多篇），出版学术专著三部：《综合脉冲孔径雷达》、《Synthetic Impulse and Aperture Radar： A NovelMulti-Frequency MIMO Radar》《现代雷达系统分析与设计》。已授权发明专利30余项。荣获国家科学技术进步二等奖2项，国防科学技术进步一、二、三等奖各1项，军队科技进步一、二等奖各1项。

章概述
1．1 雷达信号处理概述
1．1．1 雷达信号处理的发展
1．1．2 雷达信号处理的特点
1．2 数字信号处理器
1．2．1 数字信号处理器概述
1．2．2 数字信号处理器的发展
1．2．3 “魂芯一号”高速数字信号处理器概述

第2章处理器体系架构
2．1 体系架构
2．2 eCl04内核结构
2．2．1 运算单元执行宏（Macro）
2．2．2 运算部件
2．2．3 程序控制器
2．3 总线
2．4 内部存储器
2．5 外设

第3章存储器与寄存器
3．1 地址空间
3．2 存储器
3．2．1 存储器的组织结构
3．2．2 存储器数据总线操作
3．2．3 存储器与其他部件的数据交换
3．3 地址发生运算器部件
3．4 寻址方式
3．5 地址冲突与地址非法
3．5．1 地址冲突
3．5．2 地址非法
3．6 总线仲裁
3．7 寄存器
3．7．1 全局控制寄存器GCSR
3．7．2 内核执行单元控制与标志寄存器
3．7．3 DMA控制寄存器
3．7．4 中断控制寄存器
3．7．5 定时器控制寄存器
3．7．6 通用I/O控制寄存器
3．7．7 并口配置寄存器
3．7．8 uART控制寄存器
3．7．9 DDR2控制器的配置寄存器
3．7．1 0数据存储器读写冲突标志寄存器

第4章处理器指令体系
4．1 指令结构与特点
4．1．1 指令基本语法规制
4．1．2 指令语法约定
4．1．3 指令速查
4．2 ALU指令
4．3 MuL指令
4．4 SPU指令
4．5 SHF指令
4．6 数据传输指令
4．7 双字指令
4．8 非运算类指令
4．9 编程资源约束
4．9．1 编程资源
4．9．2 并行指令的约束规则
4．9．3 数据相关

第5章处理器I/O资源及外设
5．1 中断及异常
5．1．1 中断类型
5．1．2 中断控制寄存器
5．1．3 中断响应过程
5．1．4 异常现象
5．2 DMA控制器
5．2．1 DMA控制器基本结构
5．2．2 DMA总线仲裁
5．3 链路口
5．3．1 链路通信接口
5．3．2 链路口DMA控制寄存器
5．3．3 链路口配置例程
5．4 并口
5．4．1 并口接口信号
5．4．2 并口地址线位宽说明
5．4．3 并口控制寄存器
5．4．4 并口配置例程
5．5 UART控制器
5．5．1 UART接口信号
5．5．2 波特率
5．5．3 UART收发实现
5．5．4 UART状态与异常处理
5．5．5 UART配置例程
5．6 GPIO口
5．6．1 CPIO功能说明
5．6．2 GPlO口配置例程
5．7 定时器
5．7．1 定时器控制寄存器
5．7．2 定时器复位与计数
5．7．3 定时器脉冲产生
5．7．4 定时器说明
5．7．5 定时器配置例程
5．8 DDR2接口
5．8．1 DDR2接口信号
5．8．2 DDR2控制器
5．8．3 PHY接口
5．8．4 DDR2配置举例

第6章处理器开发工具
6．1 “魂芯一号”应用开发流程
6．2 “魂芯一号”在线调试系统
6．2．1 “魂芯一号”的功能模式
6．2．2 “魂芯一号”的在线调试资源
6．3 “魂芯一号”的集成开发环境
6．3．1 工程管理和编辑器
6．3．2 调试器
6．3．3 统计分析功能
6．3．4 支持混合编程和调试
6．3．5 丰富的帮助文档
6．4 编译器
6．4．1 编译器命令行参数
6．4．2 运行环境与模型
6．4．3 编码器对IS0 C90标准的扩展
6．5 宏预处理器
6．5．1 宏预处理器的命令行形式
6．5．2 标识符
6．5．3 表达式
6．5．4 宏命令
6．6 规则检查器
6．6．1 规则检查器的命令行形式
6．6．2 错误和警告提示信息格式
6．6．3 错误信息列表
6．6．4 警告信息列表
6．7 汇编器
6．7．1 汇编器命令行形式
6．7．2 汇编文件格式
6．7．3 标识符（symb01）
6．7．4 表达式
6．7．5 汇编伪指令
6．8 链接器
6．8．1 链接器命令行形式
6．8．2 链接器命令文件的编写
6．9 反汇编器
6．1 0库生成器

第7章基于处理器的硬件设计
7．1 硬件设计概述
7．2 DSP系统的基础设计
7．2．1 电源电路设计
7．2．2 复位电路设计
7．2．3 时钟设计
7．3 DSP外设引脚及布局布线指导
7．3．1 并口引脚
7．3．2 Link端口引脚
7．3．3 LVDS的PCB布线指导
7．3．4 DDR2端口的PCB设计
7．4 多处理器耦合
7．4．1 通过链路口进行多处理器耦合
7．4．2 通过并口进行多处理器耦合
7．4．3 通过飞越传输方式进行多处理器耦合
7．4．4 通过UART进行多处理器耦合
7．4．5 通过GPl0进行多处理器耦合
7．5 调试系统设计
7．6 引导系统设计
7．6．1 FLASH编程
7．6．2 主片引导
7．6．3 从片引导
7．7 硬件设计实例
7．7．1 整体架构图
7．7．2 电源
7．7．3 程序加载
7．7．4 DSP设置

第8章信号处理应用程序设计
8．1 FFT的DSP实现
8．1．1 FFT的基本原理
8．1．2 FFT设计方法
8．1．3 FFT的DSP实现
8．1．4 FFT应用举例
8．2 FIR的DSP实现
8．2．1 FIR滤波器的基本结构
8．2．2 FIR滤波器设计方法
8．2．3 FlR滤波器的DSP实现
8．2．4 FIR滤波器应用举例
8．3 脉冲压缩DSP实现
8．3．1 脉冲压缩的基本原理
8．3．2 脉冲压缩设计方法
8．3．3 脉冲压缩DSP实现
8．4 向量运算的库函数
8．5 矩阵运算的库函数
8．6 常用的窗函数
8．7 信号产生的库函数
8．8 雷达信号处理的库函数
8．8．1 抽取比可的低通滤波器
8．8．2 脉冲相关处理
8．8．3 动目标显示MTI
8．8．4 自适应动目标显示AMTI
8．8．5 多通道恒虚警检测（CFAR）
8．8．6 统计数组中正数的个数
8．8．7 DOA估计

第9章系统设计实例
9．1 “魂芯一号”Demo板简介
9．2 案例一：某阵列雷达实测数据处理
9．2．1 数据处理流程
9．2．2 “魂芯一号”Demo实验平台上处理过程实现
9．3 案例二：雷达系统演示平台
9．3．1 系统整体架构
9．3．2 软件演示平台
9．3．3 FPGA模拟产生目标回波信号
9．3．4 DSP雷达信号处理程序设计
9．3．5 系统联调结果

附录A “魂芯一号”指令集资源约束表
附录B 32位浮点FFT汇编源程序
参考文献
主要符号表
缩略语